문서 ID: 000085932 콘텐츠 형태: 오류 메시지 마지막 검토일: 2012-09-11

오류: 빠르고 향상된 PLL의 클럭 출력 포트에 전역 신호 옵션 설정이 불법인 경우, 전역 클럭 또는 지역 클럭으로 설정해야 합니다.

환경

BUILT IN - ARTICLE INTRO SECOND COMPONENT
설명

이 오류는 PLL이 최상위 설계와는 다른 수준의 설계 파티션에서 다른 유형의 클럭 리소스를 사용할 때 상향식 증분 컴파일 흐름에서 발생할 수 있습니다. 예를 들어, PLL이 낮은 수준의 설계에서 장치 클럭 핀에서 PLL 입력 클럭까지 전용 연결을 가지고 있지만, PLL 클럭 입력은 최상위 설계에서 다른 유형의 클럭 소스(예: 전역 라우팅 리소스)에 의해 공급되는 경우 오류가 발생할 수 있습니다. 하위 수준의 디자인을 최상위 수준으로 가져올 때, 새 클럭 리소스는 동일한 유형의 클럭 리소스를 사용하지 않기 때문에 파티션의 PLL 클럭 입력에 연결할 수 없습니다.

이 예에 사용된 라우팅 리소스 유형을 재정의하려면 파티션을 컴파일하고 내보내기 전에 아래 수준의 설계에서 PLL 클럭 입력에 GLOBAL_SIGNAL 할당을 명시적으로 적용합니다.

set_instance_assignment -name GLOBAL_SIGNAL ON -에서 "<PLL 클럭 입력>"으로

 

 

관련 제품

이 문서는 다음 항목에 적용됩니다. 1 제품

Stratix® II FPGA

이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.