문서 ID: 000085936 콘텐츠 형태: 문제 해결 마지막 검토일: 2012-09-11

Quartus II 핀 보고서에 HSTL 또는 SSTL 출력 핀이 있는 I/O 은행에서 VREF 핀이 사용되는 이유는 무엇입니까?

환경

BUILT IN - ARTICLE INTRO SECOND COMPONENT
설명

Quartus® II 핀 보고서에는 VREF 핀이 있는 은행에 HSTL 또는 SSTL 출력 신호만 포함되어 있는 경우 사용 중인 VREF 핀이 표시되지 않습니다. VREF 핀은 SSTL 또는 HSTL 수신기에서만 참조합니다(I/O는 입력 또는 양방향 핀으로 구성됨).

 

관련 제품

이 문서는 다음 항목에 적용됩니다. 1 제품

인텔® 프로그래밍 가능 장치

1

추가적 도움이 필요하십니까?

지원팀 연락처

보증 제외

1

본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어서는 안 됩니다. 이 페이지의 영어 버전과 번역 사이에 모순이 있는 경우 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.