문서 ID: 000085957 콘텐츠 형태: 문제 해결 마지막 검토일: 2006-02-13

설계에 계층 수준을 추가하지만 추가 논리를 추가하지 않을 때 프로그래밍/구성 파일의 체크섬이 변경되는 이유는 무엇입니까? (MAX PLUS® II, Quartus)

환경

BUILT IN - ARTICLE INTRO SECOND COMPONENT
설명

체크섬의 변화는 MAX PLUS II 또는 Quartus의 작은 변화의 결과입니다. 설계 계층 구조의 변화로 인한 합성 알고리즘. 그러나 둘 다 프로그래밍/구성 파일은 여전히 정확하며, 두 파일 중 하나를 사용할 수 있습니다. 장치를 프로그램/구성합니다.

예를 들어 프로그래밍/구성에 대한 다른 체크섬이 나타날 수 있습니다. 파일 레벨이 낮으면 해당 기호를 만들고 해당 심볼을 인스턴스화합니다. 입력 및 출력만 핀에 연결하는 상위 레벨 설계 파일 (즉, 추가 논리는 추가하지 않습니다). 설계 파일에 "래퍼"를 추가할 수 있습니다. 체크섬이 변경될 수 있도록 결과 프로그래밍/구성 파일을 변경합니다.

관련 제품

이 문서는 다음 항목에 적용됩니다. 1 제품

인텔® 프로그래밍 가능 장치

이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.