문서 ID: 000085963 콘텐츠 형태: 제품 정보 및 문서 마지막 검토일: 2014-04-13

Stratix V, Arria V 및 Cyclone V 장치에서 ALTIOBUF 메가기능을 사용하여 동적 I/O 지연 체인을 프로그래밍하려면 어떻게 합니까?

환경

BUILT IN - ARTICLE INTRO SECOND COMPONENT
설명

다음 지침에 따라 Stratix® V, Arria® V 및 Cyclone® V 장치에서 ALTIOBUF 메가 기능을 사용하여 동적 I/O 지연 체인을 프로그래밍합니다.

각 IOE 프로그래밍 가능한 지연 트랜잭션에는 io_config_clkena 주장된 40클록 주기가 필요합니다. LSB는 거래 시작 시 첫 번째 비트(io_config_datain[0])이어야 합니다. 각 장치 제품군에 대한 비트 포맷 정보를 찾을 수 있습니다.ALTDQ_DQS2 메가 기능 사용자 가이드 (PDF). Stratix V 장치, Arria V용 테이블 4-3, Cyclone V 장치에는 표 4-1을 사용하십시오. 각 IOE 프로그래밍 가능한 지연 시간은 폭이 6비트입니다.  예약된 비트는 0으로 설정되어야 합니다. io_config_update 40클럭 주기 후에 주장되어야 합니다.

관련 제품

이 문서는 다음 항목에 적용됩니다. 15 제품

Cyclone® V SX SoC FPGA
Cyclone® V GT FPGA
Stratix® V GX FPGA
Cyclone® V GX FPGA
Stratix® V GT FPGA
Stratix® V GS FPGA
Arria® V GZ FPGA
Arria® V SX SoC FPGA
Cyclone® V ST SoC FPGA
Arria® V ST SoC FPGA
Arria® V GX FPGA
Arria® V GT FPGA
Cyclone® V E FPGA
Stratix® V E FPGA
Cyclone® V SE SoC FPGA

추가적 도움이 필요하십니까?

지원팀 연락처

보증 제외

1

본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.