문서 ID: 000085987 콘텐츠 형태: 문제 해결 마지막 검토일: 2012-08-13

사용자 모드에서 Stratix 시리즈 및 Cyclone 시리즈 장치에서 내 PLL에 입력 클럭을 제거하면 PLL 출력 클럭의 동작은 어떻게 됩니까?

환경

BUILT IN - ARTICLE INTRO SECOND COMPONENT
설명

시리즈, Cyclone®- 시리즈 또는 Arria® GX 장치와 같은 Stratix® PLL에 입력 클럭을 제거하면 VCO가 지정되지 않은 바닥 주파수로 표류합니다. 그런 다음 PLL 출력 클럭은 불특정 VCO 바닥 주파수를 PLL 클럭 출력의 출력 카운터로 나눈 값과 같습니다.

VCO 바닥 주파수는 프로세스 변화로 인해 장치마다 다를 수 있습니다.

관련 제품

이 문서는 다음 항목에 적용됩니다. 9 제품

Cyclone® III FPGA
Cyclone® II FPGA
Stratix® FPGA
Arria® GX FPGA
Stratix® II GX FPGA
Stratix® II FPGA
Cyclone® FPGA
Stratix® IV GX FPGA
Stratix® III FPGA

이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.