문서 ID: 000086007 콘텐츠 형태: 문제 해결 마지막 검토일: 2021-04-13

rocketboards.org 10 SGMII 참조 디자인을 Arria® 속성이 작동하지 않는 이유는 무엇입니까?

환경

    인텔® Quartus® Prime Pro Edition
    HPS GMII - RGMII 컨버터 인텔® FPGA IP
BUILT IN - ARTICLE INTRO SECOND COMPONENT
설명

인텔® Quartus® Prime Pro Edition 소프트웨어 버전에서 문제가 발생하여 Arria® 10 SoC에서 Arria® 10 SGMII 참조 설계에 오류가 발생할 수 있습니다.

해결 방법

인텔® Quartus® Prime Pro Edition 소프트웨어 버전 20.3 이상에서 이 문제를 해결하려면 아래 단계를 따르십시오.

1) 첨부 스크립트 열기(run-cal-slack.tcl)

2) 아래와 같이 run_cal_slack.tcl에서 GMII에서 SGMII 컨버터로 인스턴스 이름을 편집합니다.

EMAC0 sgmii_1 설정

EMAC1 sgmii_2 설정

EMAC2 null 설정

설정 EMAC3 null

스크립트는 최대 4개 포트를 지원할 수 있습니다. 필요한 경우 변수를 'null'로 설정해야 합니다.

3) 출시 타이밍 분석기

4) 메뉴에서 업데이트된 스크립트 실행( 스크립트 > Tcl 스크립트 실행 )

5) 스크립트가 0을 반환하는 경우 해결 방법 종료.

6) ghrd_timing.sdc와 같은 프로젝트에서 상위 sdc에 아래 두 가지 제약 조건을 추가합니다.

set_net_delay -min 1.2 -에서 [get_registers {*|altera_gts_clock_gate:u_pcs_tx_clk_gated|en_flp}]에서 [get_pins -compatibility_mode {*|u_pcs_tx_clk_gated|clk_gated|combout}]

set_net_delay -min 1.2 -에서 [get_registers {*|altera_gts_clock_gate:u_pcs_rx_clk_gated|en_flp}]에서 [get_pins -compatibility_mode {*|u_pcs_rx_clk_gated|clk_gated|combout}]

7) 디자인을 다시 컴파일합니다.

8) 타이밍이 맞으면 3으로 이동합니다.

이 문제는 현재 인텔® Quartus® Prime Pro Edition 소프트웨어의 향후 릴리스에서 해결될 예정입니다.

관련 제품

이 문서는 다음 항목에 적용됩니다. 1 제품

인텔® Arria® 10 SX SoC FPGA

1

이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.