문서 ID: 000086010 콘텐츠 형태: 문제 해결 마지막 검토일: 2020-03-23

인텔 FPGA DEVELOPMENT KITS MARVELL PHY를 통해 실행할 때 Nios® II 단순 소켓 서버(RGMII) 설계 예시 이더넷 링크가 다운된 이유는 무엇입니까?

환경

  • 인텔® Quartus® Prime Pro Edition
  • 인텔® Nios® II 임베디드 디자인 제품군(EDS)
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    설명

    Nios® II 소프트웨어 빌드 도구의 문제로 인해 Nios® II 단순 소켓 서버(RMII) 템플릿의 기본 설정은 MARVELL PHY를 대상으로 하지 않아 잘못된 PHY 구성으로 인해 이더넷 링크가 다운되었습니다. 이 문제는 Nios® II SBT 버전 17.1 이후에서 관찰됩니다.

    해결 방법

    이 문제를 해결하려면 사용자는 템플릿에서 아래 매개변수를 수정하여 MARVELL PHY RGMII 구성을 활성화해야 합니다.

     

    프로젝트 디렉토리를 찾아보십시오. .. /소프트웨어//tse_my_system.c

     

    1단계. 다음 정의를 해제합니다.

     

    /* marvell phy를 사용하고 rgmii 모드를 원하는 경우, 이 정의 */

    RGMII를 활성화하기 위해 이 정의를 #define SET_MARVELL_RGMII_MODE //언컴 처리

    #ifdef SET_MARVELL_RGMII_MODE

    #define ADDITIONAL_PHY_CFG 및 marvell_cfg_rgmii

    #else

    #define ADDITIONAL_PHY_CFG 0

    #endif

     

     

    2단계. 정의 "ifdef DESCRIPTOR MEMORY BASE"를 찾아 함수의 첫 번째 인수를 "TSE_0_TSE"이 아닌 "ETH_TSE"로 선언할 TSE_SYSTEM_EXT_MEM_NO_SHARED_FIFO 확인합니다.

    다음 코드 부분에 표시된 대로:

     

    #ifdef DESCRIPTOR_MEMORY_BASE

    alt_tse_system_info tse_mac_device[MAXNETS] = {

    TSE_SYSTEM_EXT_MEM_NO_SHARED_FIFO(ETH_TSE, 0, TSE_0_DMA_TX, TSE_0_DMA_RX, TSE_PHY_AUTO_ADDRESS, ADDITIONAL_PHY_CFG, DESCRIPTOR_MEMORY)

         

    };

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 2 제품

    인텔® Cyclone®
    인텔® MAX®

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.