문서 ID: 000086038 콘텐츠 형태: 제품 정보 및 문서 마지막 검토일: 2006-02-13

Quartus® II 소프트웨어 버전 2.0을 사용하여 Stratix 장치에서 사용 가능한 모든 클럭킹 리소스를 어떻게 사용합니까?

환경

    클럭
BUILT IN - ARTICLE INTRO SECOND COMPONENT
설명 Stratix 장치에는 24개의 클럭 핀이 있습니다: 글로벌 또는 지역 클럭 네트워크를 구동할 수 있는 16개의 전용 클럭 핀과 8개의 빠른 지역 FCLK 빠른 지역 클럭 네트워크를 구동할 수 있는 핀.

핀을 통해 모든 클럭핑 리소스에 액세스할 수 없기 때문에 장치의 모든 클럭 네트워크를 사용하려면 위상 잠금 루프(PLL) 출력 및 전역 리소스로 라우팅된 내부 로직과 함께 전용 핀을 사용해야 합니다. 표 1에는 전역 클럭 입력이 나열되어 있습니다.

표 1. Stratix 클럭 입력
시계입력
16개의 전용 글로벌 클럭
  • 전용 클럭 핀
  • 내부 로직
  • PLL 출력
16개 지역 시계
  • 전용 클럭 핀
  • PLL 출력
8개의 빠른 지역 시계
  • 빠른 지역 클럭 핀

Quartus II 소프트웨어의 할당 주최자를 사용하여 지역 및 빠른 지역 클럭 할당을 만들 수 있습니다. GLOBAL 프리미티브를 사용하여 전용 전역 클럭 할당을 수행합니다(Quartus II 소프트웨어에서 할당 주최자를 사용할 수도 있습니다). 글로벌 원시에 대한 자세한 내용은 Quartus II 온라인 도움말을 참조하십시오. Stratix 장치의 전역 라우팅 구조에 대한 자세한 내용은 Stratix 장치 핸드북의 Stratix 장치 제품군 데이터 시트 를 참조하십시오.

관련 제품

이 문서는 다음 항목에 적용됩니다. 1 제품

인텔® 프로그래밍 가능 장치

1

이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.