문서 ID: 000086053 콘텐츠 형태: 오류 메시지 마지막 검토일: 2013-10-08

내부 오류: 하위 시스템: SIN, 파일: /quartus/h/sin_micro_tnodes_enum_translator_auto.cpp. 줄: 5985

환경

  • 인텔® Quartus® II 소프트웨어
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    설명

    Quartus® II 소프트웨어 버전 13.0sp1에서 트랜시버 수신기 채널이 Cyclone®V, Arria®V 및 Stratix®V 장치를 대상으로 하는 LVDS 또는 차동 LVPECL I/O 표준을 사용하는 경우 PowerPlay 전력 분석기를 실행할 때 이 내부 오류가 표시될 수 있습니다.

    전력 분석기는 트랜시버 채널을 범용 I/O(GPIO) 핀으로 잘못 식별하지만 GPIO 핀에는 HSSI별 종단 설정에 대한 데이터가 없습니다.

    해결 방법

    Quartus® II 소프트웨어 버전 13.0sp1에 대한 패치를 사용하여 이 문제를 해결할 수 있습니다.

    이 패치를 통해 전력 분석기는 트랜시버 채널을 올바르게 식별하고 계산에 적합한 데이터를 검색할 수 있습니다.

    이 문제는 인텔® Quartus® 13.1에서 해결되었습니다.

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 15 제품

    Cyclone® V E FPGA
    Stratix® V E FPGA
    Cyclone® V SE SoC FPGA
    Cyclone® V SX SoC FPGA
    Cyclone® V GT FPGA
    Stratix® V GX FPGA
    Cyclone® V GX FPGA
    Stratix® V GT FPGA
    Stratix® V GS FPGA
    Arria® V GZ FPGA
    Arria® V SX SoC FPGA
    Cyclone® V ST SoC FPGA
    Arria® V ST SoC FPGA
    Arria® V GX FPGA
    Arria® V GT FPGA

    추가적 도움이 필요하십니까?

    지원팀 연락처

    보증 제외

    1

    본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.