문서 ID: 000086062 콘텐츠 형태: 문제 해결 마지막 검토일: 2012-09-11

PCIe 루트 포트 예시 테스트벤치에서 runtb_vcs.do 스크립트가 실패하는 이유는 무엇입니까?

환경

BUILT IN - ARTICLE INTRO SECOND COMPONENT
설명

Quartus® II 소프트웨어 버전 13.0 이상에서 문제가 발생하여 AXI 기본 슬레이브가 포함되어 있지만 AXI 슬레이브가 없는 Qsys 시스템이 올바르게 컴파일되고 시뮬레이션되지 않습니다. 시뮬레이션 중에 다음 오류가 보고됩니다.

Modelsim: ** error _mm_interconnect_0_addr_router.sv(196): (vlog-2730) 정의되지 않은 변수: 'write_transaction'

Synopsys VCS: "error-[IND] 식별자가 _interconnect_0_addr_router.sv를 선언하지 않음, 196
식별자 'write_transaction'은 아직 선언되지 않았습니다. 이 오류가 예상되지 않으면 "altpcietb_bfm_vc_intf_ast_common.v"를 설정했는지 확인하십시오.
--------------------------------------

문제를 해결하려면 다음 단계를 구현해야 합니다.

1. altpcietb_bfm_ep_example_chaining_pipen1b.vo에 정의된 sim_filelist 다음 중복 파일을 제거합니다.

altpcierd_cdma_ecrc_check_128.v
altpcierd_cdma_ecrc_check_64.v
altpcierd_cdma_ecrc_gen.v
altpcierd_cdma_ecrc_gen_calc.v
altpcierd_cdma_ecrc_gen_ctl_128.v
altpcierd_cdma_ecrc_gen_ctl_64.v
altpcierd_cdma_ecrc_gen_datapath.v
altpcierd_rx_ecrc_128.vo
altpcierd_rx_ecrc_64.vo
altpcierd_tl_cfg_sample.v
altpcierd_tx_ecrc_128.vo
altpcierd_tx_ecrc_64.vo
altpcierd_tx_ecrc_ctl_fifo.v
altpcierd_tx_ecrc_data_fifo.v
altpcierd_tx_ecrc_fifo.v
altpcierd_pcie_reconfig.v

2. /< 분산>_examples/일반/testbench 디렉토리에서 altpcietb_bfm_ep_example_chaining_pipen1b.vo"를 엽니다.

3. 아래에 나열된 줄의 원래 이름에 "_altcrc"을 추가하여 두 번째 모듈의 선언 이름을 바꿉니다.
- 23425호선 altpcierd_rx_ecrc_128 altpcierd_rx_ecrc_128_altcrc 변경
- 29557 라인 변경 altpcierd_rx_ecrc_64 altpcierd_rx_ecrc_64_altcrc
- 33081 라인 변경 altpcierd_tx_ecrc_128 altpcierd_tx_ecrc_128_altcrc
- 39787 라인 변경 altpcierd_tx_ecrc_64 altpcierd_tx_ecrc_64_altcrc

4. 다음 runtb_vcs.sh 수정
- 현재 Quartus 설치 디렉토리를 가리키도록 QUARTUS_ROOTDIR 변경
- "vcs" 후 명령줄에 "-cla" 옵션 추가
- 추가 ".. /" 후 "incdir"는 스크립트가 altpcietb_bfm_vc_intf_ast_common.v를 찾을 수 있도록 테스트벤치 위의 디렉토리를 포함하도록 합니다.

새 명령은 다음과 같습니다.
vcs -lca -ntb_opts 체크 -R vcs lic 대기 오류 100 v2k incdir .. / .. /.. /common/testbench/ .. /.. /common/incremental_compile_module -f sim_filelist.f-l 성적증명서

이 문제는 향후 Quartus II 소프트웨어 버전에서 해결될 것입니다.

관련 제품

이 문서는 다음 항목에 적용됩니다. 1 제품

Cyclone® IV GX FPGA

이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.