문서 ID: 000086086 콘텐츠 형태: 오류 메시지 마지막 검토일: 2018-03-19

오류(13880): VHDL 바인딩 표시 오류 <vhdl file="">: 디자인 엔티티의 포트에 연결된 구성 요소의 동일한 제네릭에 대해 지정된 std_logic 형식이 없습니다.</vhdl>

환경

    인텔® Quartus® Prime Pro Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT
설명

Quartus® Prime Pro Edition 소프트웨어 버전 17.1 업데이트 1 이하에서 VHDL 파일에 std_logic_vertor(0 downto 0)으로 작성된 비트 너비가 1인 경우 이 오류 메시지가 표시될 수 있습니다. Platfrom Designer는 합성 파일을 생성할 때 자동으로 std_logic하도록 변경합니다.

해결 방법

이 문제를 해결 하려면 < 사용자 지정 _hw>.tcl 파일에 다음 속성을 추가 합니다.

set_port_property <port_name> VHDL_TYPE std_logic_vector

1비트 신호인 경우 플랫폼 디자이너는 위의 내용을 지정하지 않는 한 std_logic 1비트 신호라고 가정합니다

관련 제품

이 문서는 다음 항목에 적용됩니다. 1 제품

인텔® 프로그래밍 가능 장치

1

추가적 도움이 필요하십니까?

지원팀 연락처

보증 제외

1

본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.