문서 ID: 000086103 콘텐츠 형태: 문제 해결 마지막 검토일: 2017-07-16

웨이트레퀴스트 신호가 활성화된 일반 Tri-state 컨트롤러 IP에 액세스할 때 프로세서 시스템 잠금이 Nios® II 이유는 무엇입니까?

환경

    인텔® Quartus® Prime Pro Edition
    인텔® Nios® II (클래식) 프로세서
    일반 트리스테이트 컨트롤러 인텔® FPGA IP
BUILT IN - ARTICLE INTRO SECOND COMPONENT
설명

다음은 웨이트레퀴스트 신호가 활성화된 일반 Tri-state 컨트롤러 IP에 액세스할 때 Nios® II 프로세서 시스템 잠금이 발생하는 일련의 이벤트를 나열합니다.

  1. 대기 대기 시간 신호가 활성화되면 읽기 대기 시간/쓰기 대기 시간/설정 시간/데이터 보류 시간이 0으로 설정되어야 합니다. 대기, 설정 및 대기 시간에서 0이 아닌 값으로 웨이트레퀴스트 신호를 활성화하는 것은 불법 매개변수화입니다.
  2. 그러나 시스템의 제한으로 인해 플랫폼 디자이너는 이 불법 설정을 검증하지 않으며 사용자에게 경고하는 오류를 표시합니다.
  3. 불법 설정으로 인해 컨트롤러의 내부 구성 요소가 잘못 매개 변수화되어 IP가 읽기/쓰기 요청 신호를 게이트합니다. IP는 웨이트레퀴스트 신호가 높을 때만 핀 공유자에게 요청을 청구합니다.

 

해결 방법

이 오류를 방지하려면 일반 Tri-State 컨트롤러 IP GUI에서 신호 선택 탭에서 대기자 신호가 활성화될 때 신호 타이밍 탭에서 읽기 대기 시간/쓰기 대기 시간/설정 시간/데이터 보류 시간이 0으로 설정되어 있는지 확인하십시오.

.

또는 위의 설정이 충족되지 않으면 유휴 상태/트랜잭션이 없는 동안 대기자 수위를 높게 유지하여 시스템 잠금을 피할 수도 있습니다. 유휴 주기 동안 대기 시간이 높기 때문에 핀 공유기에 대한 요청을 주장하고 정상 작동을 계속할 수 있습니다. 그러나 위에 명시된 해결 방법을 따를 수 없는 한 권장되지 않습니다.

 

관련 제품

이 문서는 다음 항목에 적용됩니다. 1 제품

인텔® 프로그래밍 가능 장치

1

이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어서는 안 됩니다. 이 페이지의 영어 버전과 번역 사이에 모순이 있는 경우 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.