문서 ID: 000086104 콘텐츠 형태: 문제 해결 마지막 검토일: 2016-03-14

Arria 10 SoC 디자인에서 FPGA IP에 액세스하는 오류가 표시되는 이유는 무엇입니까?

환경

  • 인텔® Quartus® Prime Pro Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    설명

    SoC EDS 버전 15.1.2 이전의 Arria® 10 U-Boot 부트로더에는 reset_assert_all_bridges 기능에 의해 잘못 활성화된 NOC 시간 초과가 있습니다. FPGA IP가 응답 속도가 느려 액세스 오류가 발생할 경우 이 시간 초과에 도달할 수 있습니다.

    해결

    이 문제는 SOC EDS의 다음 릴리스에서 해결될 예정입니다. 이전 릴리스에서 이 문제를 해결할 수 있는 패치가 있습니다: https://github.com/altera-opensource/u-boot-socfpga

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 2 제품

    인텔® Arria® 10 SX SoC FPGA
    인텔® Arria®

    추가적 도움이 필요하십니까?

    지원팀 연락처

    보증 제외

    1

    본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.