문서 ID: 000086126 콘텐츠 형태: 문제 해결 마지막 검토일: 2014-02-07

하드 LPDDR2 인터페이스에 대한 타이밍 폐쇄가 Cyclone V SoC 장치에서 강력하지 않을 수 있습니다.

환경

    인텔® Quartus® II 구독 에디션
BUILT IN - ARTICLE INTRO SECOND COMPONENT

중요 문제

설명

이 문제는 LPDDR2 제품에 영향을 미칩니다.

V SoC 장치를 대상으로 Cyclone 하드 LPDDR2 인터페이스 타이밍을 닫는 데 어려움이 있습니다.

해결 방법

이 문제에 대한 해결 방법은 없습니다.

이 문제는 릴리스 13.1에서 해결되었습니다.

관련 제품

이 문서는 다음 항목에 적용됩니다. 1 제품

Cyclone® V FPGA 및 SoC FPGA

1

추가적 도움이 필요하십니까?

지원팀 연락처

보증 제외

1

본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어서는 안 됩니다. 이 페이지의 영어 버전과 번역 사이에 모순이 있는 경우 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.