문서 ID: 000086148 콘텐츠 형태: 문제 해결 마지막 검토일: 2021-06-23

병렬 인터페이스용 PHY Lite는 VCO가 약 1066MHz(인터페이스 주파수가 약 266/533/1066MHz)에서 실행될 때 하드웨어에서 IPfail을 인텔 FPGA 이유는 무엇입니까?

환경

  • 인텔® Quartus® Prime Pro Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    설명

    인텔® Quartus® Prime Pro Edition 소프트웨어 버전 21.2 및 이전 버전의 문제로 인해 병렬 인터페이스 인텔 FPGA IP VCO 주파수용 PHY Lite가 약 1066MHz(즉, 인터페이스 주파수 약 266MHz, 533MHz 또는 1066MHz)일 때 최대 800주기의 출력 경로에서 데이터 슬립이 나타날 수 있습니다. 이 문제는 Intel Agilex® 7 FPGA 장치에만 영향을 미치며 성공적인 하드웨어 테스트 후에도 발생할 수 있는 PVT 종속 문제입니다.

    해결 방법

    인텔® Quartus® Prime Pro Edition 소프트웨어 버전 21.2에서 이 문제를 해결하기 위한 패치가 만들어지고 있습니다

    이 문제는 인텔® Quartus® Prime Pro Edition 소프트웨어 버전 21.3부터 해결되었습니다.

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 1 제품

    인텔® Agilex™ 7 FPGA 및 SoC FPGA

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.