인텔® Quartus® Prime Pro Edition 소프트웨어 버전 21.2 및 이전 버전의 문제로 인해 병렬 인터페이스 인텔 FPGA IP VCO 주파수용 PHY Lite가 약 1066MHz(즉, 인터페이스 주파수 약 266MHz, 533MHz 또는 1066MHz)일 때 최대 800주기의 출력 경로에서 데이터 슬립이 나타날 수 있습니다. 이 문제는 Intel Agilex® 7 FPGA 장치에만 영향을 미치며 성공적인 하드웨어 테스트 후에도 발생할 수 있는 PVT 종속 문제입니다.
인텔® Quartus® Prime Pro Edition 소프트웨어 버전 21.2에서 이 문제를 해결하기 위한 패치가 만들어지고 있습니다
이 문제는 인텔® Quartus® Prime Pro Edition 소프트웨어 버전 21.3부터 해결되었습니다.