문서 ID: 000086157 콘텐츠 형태: 오류 메시지 마지막 검토일: 2018-05-04

내부 오류: 하위 시스템: LALE, 파일: /quartus/적법성/lale/lale_new_solver.cpp

환경

  • 인텔® Quartus® Prime Pro Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    설명

    인텔® Quartus® Prime Pro Edition 소프트웨어 버전 18.0 이전의 문제로 인해 프로젝트에서 재사용된 인텔 Stratix® 10개의 파티션에 글로벌 신호가 보존되어 있기 때문에 이 내부 오류가 나타날 수 있습니다.

    파티션이 처음 컴파일되고 내보내는 개발자 프로젝트에서는 팬아웃이 높기 때문에 일부 신호(클럭 신호는 포함되지 않음)가 자동으로 전역으로 승격될 수 있습니다. 소비자 프로젝트에서 재사용할 때 내보낸 파티션은 이 내부 오류가 발생할 수 있습니다.

     

    해결 방법

    이 문제를 해결하려면 파티션이 처음에 컴파일되고 내보내는 개발자 프로젝트에서 명시적으로 비활성화 자동 프로모션 다음 할당을 사용하여 전역으로 승격될 수 있는 신호의 경우:

    set_instance_assignment -name GLOBAL_SIGNAL OFF -에서 -entity

    이 문제는 인텔 Quartus Prime Pro Edition 소프트웨어의 향후 버전에서 해결될 예정입니다.

    다른 최상위 레벨의 다른 프로젝트에서 내보내는 인텔® Stratix® 10개의 파티션을 컴파일할 수 없는 이유는 무엇입니까?

    내부 오류: 하위 시스템: PTI, 파일: /quartus/tsm/pti/pti_tdb_builder.cpp

    트랜시버 뱅크 옆에 인텔® Stratix® 10개의 파티션을 배치하고 다른 프로젝트에서 내보내고 재사용할 수 없는 이유는 무엇입니까?

    I/O 뱅크 오브 EMIF/PHY Lite/LVDS 인터페이스에 인접한 10개의 파티션을 인텔® Stratix® 배치할 수 없는 이유는 무엇입니까?

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 1 제품

    인텔® Stratix® 10 FPGA 및 SoC FPGA

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.