문서 ID: 000086193 콘텐츠 형태: 문제 해결 마지막 검토일: 2015-04-15

Quartus II 버전 15.0 이상에서 PCI Express용 Arria 10 하드 IP의 시계는 어디에 있습니까?

환경

  • 클럭
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    설명

    Arria® 10개의 설계는 트랜시버 가이드라인을 엄격하게 준수해야 합니다. 이러한 이유로 생성된 derive_pll_clocks 제거되었습니다. altpcied_a10.sdc.  이 파일에는 이전에 다음 줄이 포함되어 있습니다.

    # derive_pll_clock PCIe refclk에서 파생된 모든 클럭을 계산하는 데 사용됩니다.
    #derive_pll_clocks 및 파생 clock_uncertainty
    프로젝트에 사용된 모든 SDC 파일에 한 번 적용할 수 있습니다.

    derive_pll_clocks -create_base_clocks
    derive_clock_uncertainty

    해결 방법

    위의 줄은 이제 사용자가 만든 최상위 SDC에 포함되어야 합니다. 이 두 줄은 반드시 포함해야 합니다.

    derive_pll_clocks -create_base_clocks
    derive_clock_uncertainty

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 4 제품

    인텔® Arria® 10 FPGA 및 SoC FPGA
    인텔® Arria® 10 SX SoC FPGA
    인텔® Arria® 10 GX FPGA
    인텔® Arria® 10 GT FPGA

    추가적 도움이 필요하십니까?

    지원팀 연락처

    보증 제외

    1

    본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.