OpenCL™ 17.0 BSP 흐름에 대한 인텔® FPGA SDK에서 여러 경로 또는 클럭이 연결되지 않은 상태로 남아 있는 것을 볼 수 있습니다.
사용자는 top.qsf 파일에서 다음 줄에 대해 의견을 제시하거나 제거해야 합니다.
# 기본 개정은 SDC 제약 조건만 컴파일합니다.
set_global_assignment -name SDC_FILE base.sdc
set_global_assignment -disable -name SDC_FILE top.sdc
set_global_assignment -disable -name SDC_FILE top_post.sdc
QSF 파일을 변경한 후 다른 가져오기 컴파일을 수행해야 합니다.
aoc --board .cl
이 문제는 OpenCL™용 인텔® FPGA SDK의 향후 릴리스에서 해결될 예정입니다.