문서 ID: 000086269 콘텐츠 형태: 문제 해결 마지막 검토일: 2017-08-24

a10_ref BSP 컴파일에 제약이 없는 여러 경로가 표시되는 이유는 무엇입니까?

환경

  • 인텔® Quartus® Prime Pro Edition
  • OpenCL™용 인텔® FPGA SDK
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    설명

    OpenCL™ 17.0 BSP 흐름에 대한 인텔® FPGA SDK에서 여러 경로 또는 클럭이 연결되지 않은 상태로 남아 있는 것을 볼 수 있습니다.

    해결 방법

    사용자는 top.qsf 파일에서 다음 줄에 대해 의견을 제시하거나 제거해야 합니다.

    # 기본 개정은 SDC 제약 조건만 컴파일합니다.

    set_global_assignment -name SDC_FILE base.sdc

    set_global_assignment -disable -name SDC_FILE top.sdc

    set_global_assignment -disable -name SDC_FILE top_post.sdc

     

    QSF 파일을 변경한 후 다른 가져오기 컴파일을 수행해야 합니다.

    aoc --board .cl

    이 문제는 OpenCL™용 인텔® FPGA SDK의 향후 릴리스에서 해결될 예정입니다.

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 1 제품

    인텔® Arria® 10 GX FPGA

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.