문서 ID: 000086317 콘텐츠 형태: 제품 정보 및 문서 마지막 검토일: 2012-09-11

RapidIO 상호 연결에서 패킷을 수신할 때 FPGA 측 백프레셔가 RapidIO MegaCore 기능의 동작에 어떤 영향을 미칩니까?

환경

BUILT IN - ARTICLE INTRO SECOND COMPONENT
설명

RapidIO® MegaCore® IP 기능에서 전송 레이어에는 얕은 버퍼가 있습니다. 이 버퍼는 코어의 논리 레이어 중 하나로 전달되는 동안 들어오는 모든 패킷을 저장하는 데 주로 사용됩니다(예: I/O Avalon®-MM 슬레이브 모듈, I/O Avalon-MM 마스터 모듈, Avalon-ST 인터페이스).  또한 전송 레이어나 물리적 레이어 모듈에는 패킷이 서로 우회할 수 있는 메커니즘이 없습니다. 따라서 논리 레이어 모듈이 전송 레이어에서 패킷을 빠르게 비울 수 없으면 해당 패킷 중 하나가 전송 레이어 모듈에서 지연될 수 있으므로 전송 레이어가 현재 패킷을 지울 수 있을 때까지 모든 패킷이 물리적 레이어로 백업될 수 있습니다.  물리적 레이어의 버퍼가 채워지면 코어 설정에 정의된 우선순위 임계값 수준당 들어오는 패킷에 대한 리트리가 발행됩니다.

예를 들어, 액세스 시간이 매우 느린 I/O Avalon-MM 마스터 모듈에 연결된 메모리 구성 요소가 있다고 가정하거나, 중재로 인해 I/O Avalon-MM 마스터 모듈은 다른 Avalon-MM 마스터가 공유 구성 요소와의 거래를 완료할 때까지 시스템 상호 연결 패브릭으로부터 대기 요청을 받았습니다.  그 결과 I/O Avalon-MM 마스터 모듈이 처리할 수 있는 동시 요청 수의 한계에 도달하여 더 이상 요청 패킷을 받을 수 없습니다. 다음 패킷이 I/O Avalon-MM 마스터 모듈을 대상으로 하는 또 다른 요청인 경우 전송 레이어에서 지연됩니다. 이후 Avalon-ST 패스스루 인터페이스를 대상으로 하는 다른 패킷이 수신되면 전송 레이어의 요청 패킷이 지워질 때까지 이 패킷은 물리적 계층 버퍼에 남아 있어야 합니다. 물리적 레이어 버퍼는 들어오는 모든 패킷을 저장하기 위해 단일 첫 번째, 첫 번째 큐를 사용하기 때문에 Avalon-ST 패스스루 인터페이스를 대상으로 하는 패킷 이후에 받은 모든 패킷은 물리적 레이어에 남아 대기열이 채워질 수 있습니다.

이 시점에서 물리적 계층의 우선 순위 임계값 코어 설정은 수신기 버퍼에 새 패킷을 수락할지 아니면 재시작을 할 것인지를 결정합니다.

관련 제품

이 문서는 다음 항목에 적용됩니다. 1 제품

인텔® 프로그래밍 가능 장치

1

이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.