문서 ID: 000086345 콘텐츠 형태: 문제 해결 마지막 검토일: 2021-07-07

.jic 파일을 프로그래밍할 때 인텔® Stratix® 10 FPGA 구성하지 못하는 이유는 무엇입니까?

환경

  • 인텔® Quartus® Prime Pro Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    설명

    인텔® Quartus® Prime Pro Edition 소프트웨어 버전 21.1의 문제로 인해 Quartus Settings File(.qsf)에서 ACTIVE_SERIAL_CLOCK 및 DEVICE_INITIALIZATION_CLOCK 호환되지 않는 주파수를 사용할 때 잘못된 .jic 파일이 생성됩니다. 이 .jic 파일을 사용하여 구성 흐름이 실패합니다.

    해결 방법

    이 오류를 방지하려면 .qsf 파일에 ACTIVE_SERIAL_CLOCK 및 DEVICE_INITIALIZATION_CLOCK 호환되는 주파수 집합이 있는지 확인하십시오. 유효한 AS_CLK 설정은 인텔® Stratix® 10 구성 사용자 가이드에서 확인할 수 있습니다.

     

    Quartus 설정 파일(.qsf)에서 ACTIVE_SERIAL_CLOCK 및 DEVICE_INITIALIZATION_CLOCK 대한 유효한 주파수를 확인할 수 있는 패치가 제공됩니다.

    아래의 해당 링크에서 패치 0.06을 다운로드하고 설치하십시오.

    > 다운로드 패치 인텔® Quartus® Prime Pro Edition 21.1 패치 0.06(.exe)

    > 다운로드 패치 인텔® Quartus® Prime Pro Edition 21.1 패치 0.06 for Linux(.run)

    > 인텔® Quartus® Prime Pro Edition 21.1 패치 0.06(.txt)에 대한 Readme 다운로드

    패치 0.06을 설치한 후 호환되지 않는 주파수 집합이 있는 다음 컴파일에서 어셈블러 단계에서 "활성 직렬 클럭이 장치 초기화 클럭에서 지원되지 않음"이라는 오류 메시지가 표시됩니다.

     

    이 문제는 인텔® Quartus® Prime Pro Edition 소프트웨어 버전 21.2부터 해결됩니다.

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 1 제품

    인텔® Stratix® 10 FPGA 및 SoC FPGA

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.