설명
인텔® Quartus® Prime Pro Edition 소프트웨어 버전 17.1 업데이트 1 이전의 문제로 인해 여러 클럭 도메인이 포함된 인텔® Stratix® 10 FPGA 디자인을 배치하는 동안 이 내부 오류가 나타날 수 있습니다.
내부 오류는 설계에 Synopsys Design Constraints 파일(.sdc)에서 비동기라고 선언되지 않은 여러 비동기 클럭 도메인이 포함되어 있을 때 발생할 수 있습니다.
해결 방법
이 문제를 해결하려면 모든 비동기 클럭 도메인이 set_clock_groups 명령을 사용하여 비동기 로 선언되었는지 확인하십시오.
예를 들어:
set_clock_groups -asynchronous -group [get_clocks ] -group [get_clocks ]
이 문제는 인텔 Quartus Prime Pro Edition 소프트웨어의 향후 릴리스에서 해결될 예정입니다.