문서 ID: 000086360 콘텐츠 형태: 문제 해결 마지막 검토일: 2017-08-30

A10 SoC 키트에 Linux가 포함된 /sys/class/fpga-bridge/lwhps2fpag 폴더를 볼 수 없는 이유는 무엇입니까?

환경

    인텔® Quartus® Prime Pro Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT
설명

명령 아래를 실행하여 SoC 플랫폼에서 사용할 수 있는 브리지를 활성화하거나 비활성화할 수 있습니다.

에코 1 > /sys/class/fpga-bridge/fpga2hps/활성화
에코 1 > /sys/class/fpga-bridge/hps2fpga/enable
에코 1 > /sys/class/fpga-bridge/lwhps2fpga/활성화

 

 

 

해당 폴더를 찾지 못한 경우 사용 중인 DTS를 확인하여 아래 노드를 사용할 수 있는지 확인하십시오.

 

fpgabridge0: fpgabridge@0 {

호환성 = "altr,socfpga-hps2fpga-bridge";    boardinfo */에서 추가된 /*

라벨 = "hps2fpga"; boardinfo */에서 추가된 /*

재설정 이름 = "hps2fpga";  boardinfo */에서 추가된 /*

클럭 = ;    boardinfo */에서 추가된 /*

재설정 = ;    boardinfo */에서 추가된 /*

}; 끝 fpgabridge@0(fpgabridge0)

 

fpgabridge1: fpgabridge@1 {

호환성 = "altr,socfpga-lwhps2fpga-bridge"; boardinfo */에서 추가된 /*

레이블 = "lwhps2fpga";    boardinfo */에서 추가된 /*

재설정 이름 = "lwhps2fpga";      boardinfo */에서 추가된 /*

클럭 = ;    boardinfo */에서 추가된 /*

재설정 = ;    boardinfo */에서 추가된 /*

}; 끝 fpgabridge@1(fpgabridge1)

 

fpgabridge2: fpgabridge@2 {

호환성 = "altr,socfpga-fpga2hps-bridge";    boardinfo */에서 추가된 /*

레이블 = "fpga2hps"; boardinfo */에서 추가된 /*

재설정 이름 = "fpga2hps";  boardinfo */에서 추가된 /*

클럭 = ;    boardinfo */에서 추가된 /*

재설정 = ;    boardinfo */에서 추가된 /*

}; 엔드 fpgabridge@2(fpgabridge2)

 

fpgabridge3: fpgabridge@3 {

호환성 = "altr,socfpga-fpga2sdram-bridge"; boardinfo */에서 추가된 /*

레이블 = "fpga2sdram";   boardinfo */에서 추가된 /*

읽기 포트 마스크 = <0x0000000f>;      boardinfo */에서 추가된 /*

쓰기 포트 마스크 = <0x0000000f>;     boardinfo */에서 추가된 /*

cmd 포트 마스크 = <0x00000001>;     boardinfo */에서 추가된 /*

}; 끝 fpgabridge@3(fpgabridge3)

관련 제품

이 문서는 다음 항목에 적용됩니다. 1 제품

인텔® 프로그래밍 가능 장치

1

이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어서는 안 됩니다. 이 페이지의 영어 버전과 번역 사이에 모순이 있는 경우 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.