문서 ID: 000086396 콘텐츠 형태: 문제 해결 마지막 검토일: 2019-03-15

CV SoC 개발자 키트에서 HPS 콜드 리셋 레지스터를 구성한 후 QSPI에서 HPS 부팅이 중단되는 이유는 무엇입니까?

환경

  • 인텔® Quartus® Prime Pro Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    설명

    3바이트 주소 지정 모드로 가정되는 일반적인 구성보다 모드에서 작동할 수 있는 고급 및 고밀도 직렬 플래시 장치(3바이트/4바이트 주소 지정 모드)로 인해 QSPI 플래시를 3바이트 주소 지정 모드로 재설정하지 않고 UBOOT 명령 "mw 0xffd05004 0x00110001"을 통해 HPS 콜드 리셋 레지스터(0xffd05004)를 구성할 때 인텔® Cyclone® V HPS가 중단됩니다. 아래 UART 인쇄:

    CPU: Altera SOCFPGA 플랫폼

    보드: Altera SOCFPGA Cyclone V 보드

    I2C: 준비 완료

    DRAM: 1GiB

    MMC: ALTERA DWMMC: 0

    SF: 3(0-7)로 보정된 데이터 캡처 지연 읽기

    SF: 페이지 크기가 65536인 N25Q512 감지, 총: 67108864

    경고 - 잘못된 CRC, 기본 환경 사용

    In: 직렬

    출력: 직렬

    Err: 직렬

    넷: mii0

    자동부트를 중지하려면 키를 누릅니다: 0

    SOCFPGA_CYCLONE5 #

    SOCFPGA_CYCLONE5 # mw 0xffd05004 0x00110001

    해결 방법

    HPS 콜드 리셋 레지스터(0xffd05004)를 구성하기 전에 QSPI를 3 바이트 주소 모드로 설정하거나 FPGA 핀에서 h2f_cold_reset 출력하여 QSPI 플래시를 3 바이트 주소 모드로 재설정할 수 있습니다.

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 1 제품

    Cyclone® V SX SoC FPGA

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.