설명
SmartVID 기능은 Arria® 10 FPGA 코어의 소프트 IP를 통해 구현됩니다. 따라서 SmartVID가 작동하기 전에 FPGA 논리를 성공적으로 구성해야 합니다. 초기 I/O 구성 방법을 사용하여 FPGA 구성하기 전에 먼저 Arria 10 HPS를 부팅하는 경우, FPGA 코어 구성이 완료될 때까지 SmartVID 기능을 사용할 수 없습니다.
해결 방법
장치의 VCC와 VCCP 모두 초기 I/O 구성 중에 고정된 명목 전압(0.90V)으로 구동되는지 확인하십시오. FPGA 구성이 완료되면 SmartVID IP는 전력 레귤레이터에게 V CC 및 VCCP의 가치를 업데이트하도록 요청할 수 있습니다.
이 정보는 Arria 10 핸드북의 향후 릴리스에 포함됩니다.
