설명
주소 디코딩을 단순화하는 일반적인 솔루션은 Avalon 파이프라인 브리지 뒤에 Nios II 프로세서의 데이터 마스터에 주변 장치를 부착하는 것이며, 때로는 온칩 RAM과 같은 일부 메모리 IP를 포함할 수 있습니다. 그러나 메모리에 Nios II 프로그램 코드가 포함될 것으로 예상되는 경우 데이터 마스터에 연결된 것과 동일한 방법으로 Nios II 명령 마스터에 연결되어야 합니다. 즉, 메모리를 Nios II 명령 마스터에 직접 연결해서는 안 되며 파이프라인 브리지를 통해 데이터 마스터에 동시에 연결해서는 안 됩니다. 데이터와 명령 마스터 모두에 직접 연결해야 합니다. 메모리가 두 마스터와 유사하게 연결되지 않은 디자인은 디버그 중에 어려움을 겪을 가능성이 높습니다. 플래시 메모리 인터페이스를 탑재한 설계로 인해 Nios II 플래시 프로그래머가 프로그래밍에 실패하게 됩니다.
해결 방법
Nios II 프로그램 코드가 포함된 메모리는 데이터 및 명령 마스터에 직접 연결되어야 합니다.