문서 ID: 000086483 콘텐츠 형태: 오류 메시지 마지막 검토일: 2018-08-08

오류(170079): <dsp name=""> DSP 블록 유형의 </dsp> 노드를 배치할 수 없습니다.

환경

    인텔® Quartus® Prime Pro Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT
설명

설계에 디바이스의 스파인 클럭 영역에 있는 것보다 더 많은 DSP 블록이 있는 체인 DSP 인스턴스가 포함된 경우 이 오류가 발생할 수 있습니다.

맞춤형 FIR 필터와 같은 설계는 DSP 블록을 스캔 또는 체인 버스와 연결합니다. 스캔 또는 체인 버스와 연결할 수 있는 DSP 블록의 수는 제한되어 있습니다.

체인의 DSP 블록 수에 대한 제한은 장치에 따라 다르며 스파인 클럭 영역의 열에 있는 DSP 블록 수를 기반으로 합니다. 이 제한을 확인하려면 다음 단계를 수행하십시오.

  • 설계에 대한 합성/분석 실행
  • 칩 플래너를 열고 레이어 설정 탭에서 "스파인 클럭 영역"을 선택합니다. 예를 들어 Arria® 10 10AX066은 아래와 같이 30개의 스파인 클럭 영역으로 나뉩니다.

  • 스파인 시계 영역 중 하나를 확대합니다. 각 스파인 클럭 영역에는 1, 2 또는 4개의 DSP 열이 있을 수 있습니다. DSP 블록 및 DSP 열의 수는 각 스파인 클럭 영역에 따라 다릅니다. 예를 들어, 2개의 긴 열에는 31개의 DSP 블록이 있고 2개의 짧은 열에는 27개의 DSP 블록이 있는 4개의 열이 있는 Arria® 10 10AX066의 스파인 클럭 영역 15의 아래 이미지를 참조하십시오.

Arria® 10 10AX066에서 스파인 클럭 열당 DSP 블록 수는 다음과 같습니다.

19개의 DSP 블록으로 구성된 1열

27개의 DSP 블록으로 구성된 40열

28개의 DSP 블록으로 구성된 8열

30개의 DSP 블록으로 구성된 8열

31개의 DSP 블록으로 구성된 4열

총 열: 61

총 DSP 블록: 1687

설계에서 여러 개의 연결된 DSP 인스턴스를 인스턴스화해야 하는 경우 블록 수를 적절하게 선택합니다. 체인으로 연결된 27개의 DSP 블록은 Arria® 10 10AX066의 거의 모든 스파인 클럭 영역에 맞습니다.

Fitter는 설계에 가장 적합한 스파인 시계 영역을 선택합니다.

해결 방법

이 오류를 방지하려면 체인의 DSP 블록 수가 스파인 클럭 영역 열의 DSP 블록 수를 초과하지 않는지 확인합니다.

관련 제품

이 문서는 다음 항목에 적용됩니다. 2 제품

인텔® Arria® 10 FPGA 및 SoC FPGA
인텔® Stratix® 10 FPGA 및 SoC FPGA

1

이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.