문서 ID: 000086544 콘텐츠 형태: 문제 해결 마지막 검토일: 2019-03-04

콜드 리셋 중 인텔® Cyclone® V SoC 및 Arria® V SoC 장치의 HPS GPIO 상태는 어떻게 됩니까?

환경

  • 인텔® Quartus® Prime Pro Edition
  • GPIO 인텔® FPGA IP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    설명

    하드 프로세서 시스템(HPS) GPIO(인텔® Cyclone® V SoC 및 Arria® V SoC 장치는 콜드 리셋 중 기본 상태에 있습니다. HPS GPIO 컨트롤러/모듈의 기본 I/O 상태가 입력됩니다. HPS I/O는 HPS 사용자 핀 매핑이 사전 로더에 의해 적용될 때 GPIO로 구성됩니다.

    해결 방법

    이 정보는 인텔® Cyclone® V/Arria® V 하드 프로세서 시스템 기술 참조 매뉴얼의 20.1 릴리스에 추가되었습니다.

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 5 제품

    Cyclone® V SX SoC FPGA
    Cyclone® V ST SoC FPGA
    Cyclone® V SE SoC FPGA
    Arria® V SX SoC FPGA
    Arria® V ST SoC FPGA

    추가적 도움이 필요하십니까?

    지원팀 연락처

    보증 제외

    1

    본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.