문서 ID: 000086558 콘텐츠 형태: 문제 해결 마지막 검토일: 2012-09-11

MAX II 사용자 플래시 메모리(UFM) 블록 DRCLK 및 ARCLK 입력 포트에 대한 의무 주기 허용 오차는 무엇입니까?

환경

BUILT IN - ARTICLE INTRO SECOND COMPONENT
설명 MAX II UFM DRCLK 및 ARCLK 입력 포트는 약 45%에서 55%의 의무 주기를 허용합니다.

관련 제품

이 문서는 다음 항목에 적용됩니다. 1 제품

MAX® II CPLD

이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.