문서 ID: 000086587 콘텐츠 형태: 문제 해결 마지막 검토일: 2019-02-15

Quartus II 소프트웨어 버전 5.0 SP1 이전 버전에서 컴파일된 설계에 대한 Stratix II, HardCopy II 또는 Cyclone II 장치 PLL에서 위상 시프트 설정이 올바르게 구현되지 않는 이유는 무엇입니까?

환경

  • PLL
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    설명

    Stratix® II 및 HardCopy® II 장치 빠른 PLL 및 Cyclone® II 장치 PLL에서 사용할 수 있는 VCO 사후 분할 카운터(k)를 사용할 때 Quartus® II 소프트웨어 버전 5.0 SP1 이전은 특정 PLL 위상 이동에 해당하는 구성 비트를 잘못 설정합니다. 이로 인해 PLL이 잠금을 잃게 되고 출력 클럭 주파수가 올바르지 않거나 GND에 의해 구동될 수 있습니다. 이 문제는 Stratix II 및 HardCopy II 장치의 빠른 PLL 및 Cyclone II 장치 PLL에서 300-500MHz의 낮은 VCO 주파수 범위(예: 150-520MHz)에만 영향을 미칩니다.

    가능하면 Cyclone II 장치의 경우 500MHz 이상의 VCO 주파수를 사용하거나 Stratix II 및 HardCopy II 장치의 경우 520MHz를 사용하여 이 문제를 해결할 수 있습니다.

    Quartus II 소프트웨어 버전 5.0 SP1의 경우 패치 1.21을 설치할 수 있습니다.

    이 문제는 Quartus II 소프트웨어 버전 5.1에서 해결되었습니다.

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 4 제품

    Stratix® II FPGA
    HardCopy™ III ASIC 장치
    Stratix® II GX FPGA
    Cyclone® II FPGA

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.