문서 ID: 000086605 콘텐츠 형태: 문제 해결 마지막 검토일: 2021-08-12

중요 경고(21688): 주변 1.0 V I/O 핀이 있는 > 1.0V I/O < 핀 위치의 총 상호 유도(Lm)는 nH에서 > 총 상호 유도 값을 <.></.>

환경

  • 인텔® Quartus® Prime Standard Edition
  • 일반 구성 요소
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    중요 문제

    설명

    인텔® MAX® 10 FPGA 상호 결합 스프레드시트를 기반으로 한 총 상호 유도 요구 사항을 충족했음에도 불구하고 동일한 은행 내에 1.0 V I/O 표준 핀을 둘러싼 핀을 배치할 때 이 오류가 발생할 수 있습니다. 인텔® Quartus® Prime Software와 스프레드시트 모두에 대한 오래된 데이터베이스로 인해 알려진 문제입니다.

    해결 방법

    이 문제는 이미 인텔® Quartus® Prime 소프트웨어 버전 22.1에서 해결되었습니다.

     

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 1 제품

    인텔® MAX® 10 FPGA

    추가적 도움이 필요하십니까?

    지원팀 연락처

    보증 제외

    1

    본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.