문서 ID: 000086607 콘텐츠 형태: 문제 해결 마지막 검토일: 2018-05-09

인텔® Stratix® 10 칩 ID IP 코어가 사용자 모드에서 모든 0을 읽는 이유는 무엇입니까?

환경

    인텔® Quartus® Prime Pro Edition
    칩 ID 인텔® Stratix® 10 FPGA IP
BUILT IN - ARTICLE INTRO SECOND COMPONENT
설명

인텔® Stratix® 10 칩 ID IP 코어가 사용자 모드에서 재설정되지 않으면 'data_valid' 신호의 주장 후에도 'chip_id' 포트에 출력이 표시되지 않을 수 있습니다. 인텔 Quartus® Prime Pro 소프트웨어 버전 17.1에서 컴파일된 디자인으로 볼 수 있습니다.

해결 방법

인텔 Stratix 10 장치에서 고유 칩 ID를 읽으려면

  • 처음에 어설션 재설정하여 칩 ID IP 코어를 재설정합니다.
  • '준비됨' 포트에서 높은 > 낮은 전환을 트리거하여 IP 코어에 대한 읽기 명령을 시작합니다.
  • '준비됨' 포트를 사용하여 사용자 모드에서 여러 읽기를 트리거합니다.

이 문제는 인텔 Quartus Prime Pro 소프트웨어 버전 18.0에서 해결되었습니다.

관련 제품

이 문서는 다음 항목에 적용됩니다. 1 제품

인텔® Stratix® 10 FPGA 및 SoC FPGA

1

추가적 도움이 필요하십니까?

지원팀 연락처

보증 제외

1

본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.