문서 ID: 000086615 콘텐츠 형태: 문제 해결 마지막 검토일: 2018-09-05

DDR4 alert_n 신호에 대한 풀업 저항기 지침은 무엇입니까?

환경

    인텔® Quartus® Prime Pro Edition
    인텔® Quartus® Prime Standard Edition
    HPS 인텔® Arria® 10 FPGA IP용 외부 메모리 인터페이스
    외부 메모리 인터페이스 인텔® Stratix® 10 IP
BUILT IN - ARTICLE INTRO SECOND COMPONENT
설명

권장 사항은 DDR4 alert_n 신호에 대해 1.2V까지 10k ohm 풀업 저항기로 시작한 다음, I/O 버퍼 VIL 및 VIH 사양 FPGA을 충족하는 한 저항기를 다른 값으로 조정할 수 있습니다(I/O 표준 사양에 따라 FPGA 장치 데이터시트 참조).
보드 신호 무결성 시뮬레이션을 수행하여 최적의 설정을 확인합니다.

관련 제품

이 문서는 다음 항목에 적용됩니다. 2 제품

인텔® Arria® 10 FPGA 및 SoC FPGA
인텔® Stratix® 10 FPGA 및 SoC FPGA

1

추가적 도움이 필요하십니까?

지원팀 연락처

보증 제외

1

본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어서는 안 됩니다. 이 페이지의 영어 버전과 번역 사이에 모순이 있는 경우 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.