문서 ID: 000086623 콘텐츠 형태: 문제 해결 마지막 검토일: 2021-01-22

인텔® Stratix® 10 또는 모든® 인텔 Agilex 장치에서 사서함 클라이언트 인텔® FPGA IP 사용하여 P1 파티션 또는 응용 프로그램 이미지 1을 지우고 업데이트하는 QSPI_ERASE 명령을 실행할 때 SPT/CPB 블록 콘텐츠가 삭제되는 이유는 무엇입니까?

환경

    인텔® Quartus® Prime Pro Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT
설명

버전 19.3 이상부터 시작되는 인텔® Quartus® Prime Pro Edition 소프트웨어의 문제로 인해 P1 파티션 또는 응용 프로그램 이미지 1의 시작 주소가 사용자가 수동으로 할당할 때 프로그램 파일 생성기 도구는 P1 파티션 또는 응용 프로그램 이미지 1과 동일한 플래시 섹터(64KB)에 하위 파티션 테이블(SPT) 또는 포인터 블록(CPB) 콘텐츠를 할당합니다.

따라서 인텔® Stratix® 10 또는 인텔 Agilex 장치에서 사서함 클라이언트 인텔® FPGA IP 사용하여 P1 파티션 또는® 응용 프로그램 이미지 1을 지우고 업데이트하는 QSPI_ERASE 명령을 실행할 때 SPT/CPB 블록의 콘텐츠가 지워집니다.

해결 방법

이 작업을 수행하려면 공장 이미지에 32KB 패딩을 추가하십시오.

이 문제는 향후 인텔® Quartus® Prime Pro Edition 소프트웨어 릴리스에서 해결될 예정입니다.

관련 제품

이 문서는 다음 항목에 적용됩니다. 2 제품

인텔® Agilex™ FPGAs 및 SoC FPGAs
인텔® Stratix® 10 FPGA 및 SoC FPGA

1

추가적 도움이 필요하십니까?

지원팀 연락처

보증 제외

1

본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어서는 안 됩니다. 이 페이지의 영어 버전과 번역 사이에 모순이 있는 경우 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.