문서 ID: 000086638 콘텐츠 형태: 제품 정보 및 문서 마지막 검토일: 2018-11-16

Avalon-ST 구성 모드에서 인텔® Stratix® 10대 장치를 구성할 때 nSTATUS가 높은 AVST_READY 신호를 샘플링하기 전에 얼마나 기다려야 합니까?

환경

BUILT IN - ARTICLE INTRO SECOND COMPONENT
설명

AVST_READY 신호는 nSTATUS 핀이 Avalon-ST 모드에서 구성될 때 인텔® Stratix® 10개 장치에서 높아질 때까지 유효한 값으로 변경되지 않습니다.

해결 방법

nSTATUS 핀이 높아진 후 AVST_READY 샘플링하고 구성 프로세스를 진행하기 전에 최소 500명 이상 기다려야 합니다.

관련 제품

이 문서는 다음 항목에 적용됩니다. 1 제품

인텔® Stratix® 10 FPGA 및 SoC FPGA

추가적 도움이 필요하십니까?

지원팀 연락처

보증 제외

1

본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.