문서 ID: 000086657 콘텐츠 형태: 문제 해결 마지막 검토일: 2016-12-13

Stratix 10개 설계에 대해 RAM 추론이 실패하는 이유는 무엇입니까?

환경

    인텔® Quartus® Prime Pro Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT
설명

Quartus® Prime Pro 에디션 소프트웨어에서는 Stratix® V 또는 Arria® 10에서 M20K로 유추된 RAM이 다음 이유 중 하나로 Stratix 10에서 추론되지 않는 것을 확인할 수 있습니다.

  • Stratix 10은 트루 듀얼 포트(TDP) 듀얼 클럭 RAM을 지원하지 않습니다.
  • Stratix 10은 혼합 폭 TDP RAM을 지원하지 않습니다.
  • Stratix 10은 TDP RAM에 대한 "오래된 데이터" 혼합 포트 읽기-투-쓰기(RDW) 동작을 지원하지 않습니다.
  • Stratix 10은 1:2와 1:4의 비율을 가진 혼합 폭 단순 듀얼 포트(SDP) RAM만 지원합니다(1:8, 1:16 및 1:32는 지원되지 않음)

 

관련 제품

이 문서는 다음 항목에 적용됩니다. 1 제품

인텔® Stratix® 10 FPGA 및 SoC FPGA

1

추가적 도움이 필요하십니까?

지원팀 연락처

보증 제외

1

본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.