"제로 지연 버퍼 모드"로 구성된 ALTPLL에서 생성된 단일 엔드 출력 클럭을 인텔® MAX® 10 FPGA PLL_CLKOUTn 핀에 연결할 수 있습니까?

아니요. 하드웨어 제한으로 인해 인텔® MAX® 10 FPGA ALTPLL이 제로 지연 버퍼(ZDB) 모드로 구성되고 출력 클럭이 단일 엔드 I/O 표준으로 구성된 PLL_CLKOUTn 핀에 할당되면 사용자는 다음 오류가 발생합니다.

오류(176557): 장치 제약으로 인해 PLL "pll_inst:pll_inst_inst|altpll:altpll_component|pll_inst_altpll:auto_generated|pll1"을 대상 장치에 배치할 수 없습니다.

오류(176593): PLL 위치 PLL_1 PLL 위치에 PLL "pll_inst:pll_inst_inst|altpll:altpll_component|pll_inst_altpll:auto_generated|pll1"을 배치할 수 없습니다. PLL의 보상된 출력 클럭 핀 ""은 전용 출력 클럭 I/O에 배치되어야 합니다- PLL은 제로 지연 버퍼 모드에 있습니다.

오류(176568): I/O 셀 (PLL의 CLK 유형 포트)가 PLL I/O 핀 Pin_xx 호환되지 않는 위치 할당을 가지고 있기 때문에 PLL 위치 PLL_1 PLL 위치에 PLL "pll_inst:pll_inst_inst|altpll:altpll_component|pll_inst_altpll:auto_generated|pll1"을 배치할 수 없습니다.

이 제한은 ALTPLL의 제로 지연 버퍼 모드에만 적용됩니다.

ATLPLL 출력 클럭을 PLL_CLKOUTp 핀에 연결합니다.

인텔® MAX® 10 클럭킹 및 PLL 사용자 가이드는 향후 릴리스에서 이 세부 정보로 업데이트될 예정입니다.