문서 ID: 000086670 콘텐츠 형태: 문제 해결 마지막 검토일: 2019-03-15

인텔® Stratix® 10 직렬 플래시 사서함 클라이언트 IP에서 OPCODE 명령을 사용할 때 데이터가 NOR Flash로 잘못 전송된 이유는 무엇입니까?

환경

  • 인텔® Quartus® Prime Pro Edition
  • 구성 클럭 인텔® Stratix® 10 인텔® Stratix® 10 FPGA IP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    설명

    인텔® Stratix® 10 직렬 사서함 클라이언트 IP를 사용할 때, WRITEDATA_0 및 WRITEDATA_1 레지스터를 사용하여 데이터를 보낼 때 잘못된 데이터가 플래시로 전송되는 것을 관찰할 수 있습니다. 바이트 주문이 거의 없는 형식이기 때문입니다. 이는 읽기 데이터 작업을 수행하는 것과 동일합니다.

    SPI 인터페이스 프로토콜을 기반으로 데이터가 전송될 때 가장 중요한 비트(MSB)가 전송되거나 수신됩니다. 따라서 각 바이트는 가장 중요한 비트(LSB)에서 READDATA_0, READDATA_1, WRITEDATA_0 및 WRITEDATA_1 MSB에 저장됩니다. 즉, 레지스터의 데이터는 LSB 바이트를 읽기 또는 쓰기 데이터 레지스터의 MSB 바이트로 전송합니다.

    해결 방법

    문제를 해결하려면 WRITEDATA_0 4 바이트 데이터의 바이트 순서를 되돌리거나 레지스터를 WRITEDATA_1 합니다.

    예를 들어 4 바이트의 데이터 "0x11223344"은 실제로 "0x44332211"입니다.

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 1 제품

    인텔® Stratix® 10 FPGA 및 SoC FPGA

    추가적 도움이 필요하십니까?

    지원팀 연락처

    보증 제외

    1

    본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.