문서 ID: 000086691 콘텐츠 형태: 문제 해결 마지막 검토일: 2019-12-17

ALTCLKCTRL 인텔® FPGA IP 출력 클럭 신호가 인텔® Arria® 10 SX 장치에서 높게 고정된 이유는 무엇입니까?

환경

  • 인텔® Quartus® Prime Pro Edition
  • ALTCLKCTRL 인텔® FPGA IP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    설명

    인텔® Quartus® Prime Software의 문제로 인해 인텔® Arria® 10개의 SX 장치의 경우 CLKCTRL_2L_G_I17 위치에 할당 되었을 때 ALTCLKCTRL 인텔® FPGA IP 출력 클럭 신호가 높게 고정되어 있음을 알 수 있습니다.

    해결 방법

    이 문제를 해결하려면 ALTCLKCTRL 인텔® FPGA IP 더미 인스턴스를 만들고 Quartus 설정 파일(.qsf)에 다음 할당을 추가하여 더미 인스턴스를 보존하고 CLKCTRL_2L_G_I17 위치를 수정합니다.

    set_location_assignment CLKCTRL_2L_G_I17 -to

    set_instance_assignment -name PRESERVE_FANOUT_FREE_WYSIWYG ON -to

     

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 1 제품

    인텔® Arria® 10 SX SoC FPGA

    추가적 도움이 필요하십니까?

    지원팀 연락처

    보증 제외

    1

    본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.