문서 ID: 000086708 콘텐츠 형태: 문제 해결 마지막 검토일: 2017-10-03

Stratix 10 하드 메모리 컨트롤러가 주소/명령 버스의 2T 타이밍을 지원합니까?

환경

  • 인텔® Quartus® Prime Pro Edition
  • 외부 메모리 인터페이스 인텔® Stratix® 10 IP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    설명

    Stratix® 10개의 하드 메모리 컨트롤러는 주소/명령 버스의 1T 타이밍에 작동합니다. 2T 타이밍을 선택할 수 있는 옵션이 없습니다.

    해결 방법

    주소/명령 버스에 대한 2T 타이밍이 필요한 경우, Stratix 10 EMIF IP 편집기에서 PHY 전용 옵션을 선택하고 사용자 지정 컨트롤러를 개발하십시오. 교정은 항상 1T 타이밍을 가정하여 수행되며, 이는 이후 1T 또는 2T 작업 모두에 안전합니다.

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 1 제품

    인텔® Stratix® 10 FPGA 및 SoC FPGA

    추가적 도움이 필요하십니까?

    지원팀 연락처

    보증 제외

    1

    본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.