문서 ID: 000086720 콘텐츠 형태: 오류 메시지 마지막 검토일: 2019-05-23

경고(332049): .sdc에서 무시된 create_generated_clock: 옵션 -phase: 잘못된 위상 이동

환경

  • 인텔® Quartus® Prime Standard Edition
  • 소프트 LVDS 인텔® FPGA IP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    설명

    인텔® Quartus® Prime Standard Edition 소프트웨어 버전 18.1 이전의 문제로 인해 인텔® 타이밍 분석기에서 write_sdc -expand .sdc 명령을 사용하는 경우 해당 단계에서 위의 경고 메시지가 나타날 수 있습니다. 이 문제는 설계에 인텔® 맥스® 10 소프트 LVDS 인텔® FPGA IP 있는 경우에 발생합니다.

    해결 방법

    이 문제를 해결하려면 다음을 사용하여 .sdc의 create_generated_clock 단계를 수정합니다.

    -Phase -90/1 수정부터 -phase까지 [expr -90/1]

    이 문제는 인텔® Quartus® Prime Standard Edition 소프트웨어 버전 19.1부터 해결됩니다.

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 1 제품

    인텔® MAX® 10 FPGA

    추가적 도움이 필요하십니까?

    지원팀 연락처

    보증 제외

    1

    본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.