문서 ID: 000086739 콘텐츠 형태: 문제 해결 마지막 검토일: 2018-05-23

칩 ID IP 코어를 사용할 때 인텔® Arria® 10 또는 인텔® Cyclone® GX 장치에서 구성 장애가 표시되는 이유는 무엇입니까?

환경

  • 인텔® Quartus® Prime Pro Edition
  • 부분 재구성 컨트롤러 인텔® Arria® 10 Cyclone® 10 FPGA IP
  • 칩 ID 인텔® Stratix® 10 FPGA IP
  • JTAG UART 인텔® FPGA IP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    설명
    인텔 Quartus® 소프트웨어 문제로 인해 설계에 칩 ID IP 코어가 있는 경우 구성 장애가 발생할 수 있습니다.
     
    이 경우 다음과 같은 동작이 나타날 수 있습니다.
    • 장치를 전원 순환하지 않는 한 JTAG가 응답하지 않습니다.
    • nStatus 신호가 낮게 유지되고 높은 값으로 돌아오지 않습니다.

     

    해결 방법

    이 문제를 해결하려면 JTAG를 사용하고 장치 재구성을 수행할 때 칩 ID IP 코어를 재설정합니다.

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 3 제품

    인텔® Arria® 10 FPGA 및 SoC FPGA
    인텔® Cyclone® 10 FPGA
    인텔® FPGA 구성 장치

    추가적 도움이 필요하십니까?

    지원팀 연락처

    보증 제외

    1

    본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.