문서 ID: 000086746 콘텐츠 형태: 문제 해결 마지막 검토일: 2018-10-22

인텔® Stratix® 10대 장치에 OSC_CLK_1 사용할 때 JIC 프로그래밍 장애가 발생하는 이유는 무엇입니까?

환경

  • 인텔® 독립형 프로그래머 10.23(레거시 Max+Plus® II 소프트웨어용)
  • 구성 클럭 인텔® Stratix® 10 인텔® Stratix® 10 FPGA IP
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    설명

    FPGA 현재 설계가 실행 중일 때 JIC 프로그래밍 실패가 OSC_CLK_1 구성 클럭 소스로 사용하고 다른 인텔® Quartus® Prime Programr 버전으로 JIC 파일을 다시 프로그래밍합니다.

    해결 방법

    1) 동일한 인텔® Quartus® 프라임 프로그래머 버전을 사용하여 JIC 파일을 로드합니다. 그런 다음 팩토리 기본 도우미 이미지를 구성합니다.
    2) 플래시를 지우십시오.
    3) 보드 전원 사이클.
    4) 다른 인텔® Quartus® 프라임 프로그래머 버전으로 JIC를 다시 프로그래밍합니다.

    예: FPGA 상태 설계가 실행 중일 때 OSC_CLK_1

    1) 실패 사례:
    인텔® Quartus® 프라임 프로그래머 버전 18.0 --> 인텔® Quartus® Prime Programr 버전 18.1을 사용하여 18.0 JIC를 다시 프로그래밍하여 프로그램된 18.0 JIC 로드

    2) 통과 사례:
    인텔® Quartus® 프라임 프로그래머 버전 18.0 --> 인텔® Quartus® 프라임 프로그래머 버전 18.0 --> 인텔® Quartus® Prime Programr 버전 18.0을 사용하여 18.0 JIC를 다시 프로그래밍하여 18.0 JIC를 로드합니다.
    또는
    인텔® Quartus® Prime Programr 버전 18.0 --> 인텔® Quartus® Prime Programr 버전 18.0을 사용하여 프로그래밍된 18.0 JIC 로드 -> 플래시 삭제 --> 전원 주기 --> 인텔® Quartus® Prime Programr 버전 18.1을 사용하여 JIC를 재프로그래밍합니다.

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 1 제품

    인텔® Stratix® 10 FPGA 및 SoC FPGA

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.