문서 ID: 000086747 콘텐츠 형태: 제품 정보 및 문서 마지막 검토일: 2018-10-10

JTAG 호스트와 함께 인텔 Stratix 10 FPGA 위해 직렬 플래시 사서함 클라이언트 인텔® FPGA IP®코어의 쓰기 데이터 FIFO에 데이터를 어떻게 사전 저장할 수 있습니까?

환경

  • 인텔® Quartus® Prime Pro Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    설명

    쓰기 데이터 FIFO는 인텔® Stratix® 10 FPGAs 대한 직렬 플래시 사서함 클라이언트 인텔® FPGA IP 코어의 "wr_mem" 버스를 말합니다. 데이터를 쓰기 데이터 FIFO에 사전 저장하려면 "wr_mem" 버스에 데이터를 작성해야 합니다. 플랫폼 디자이너 의 IP wr_mem 기본 주소와 끝 주소를 참조하여 작성할 수 있는 주소의 시작 주소와 목록을 확인할 수 있습니다.

     

     

    해결 방법

    쓰기 작업 흐름에 대한 자세한 내용은 인텔 Stratix 10 FPGAs 대한 직렬 플래시 사서함 클라이언트 인텔® FPGA IP 코어 사용자 가이드 를 참조하십시오.

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 1 제품

    인텔® Stratix® 10 FPGA 및 SoC FPGA

    추가적 도움이 필요하십니까?

    지원팀 연락처

    보증 제외

    1

    본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.