문서 ID: 000086750 콘텐츠 형태: 문제 해결 마지막 검토일: 2018-10-15

VCCPT 기반 3V I/O 은행에서 LVDS I/O 표준 입력 핀이 지원됩니까?

환경

BUILT IN - ARTICLE INTRO SECOND COMPONENT
설명

아니요, VCCPT로 구동되는 경우에도 LVDS I/O 표준 입력 핀을 3V I/O 은행에 배치할 수 없습니다. 다음 오류 메시지가 나타납니다.
오류(14566): LVDS I/O 표준을 3V I/O 은행에 배치하는 경우, Fitter는 기존 제약 조건과의 충돌로 인해 주변 구성 요소의 수)를 배치할 수 없습니다.

해결 방법

이 문제에 대한 해결 방법은 없습니다.

관련 제품

이 문서는 다음 항목에 적용됩니다. 3 제품

인텔® Cyclone® 10 GX FPGA
인텔® Arria® 10 FPGA 및 SoC FPGA
인텔® Stratix® 10 FPGA 및 SoC FPGA

1

추가적 도움이 필요하십니까?

지원팀 연락처

보증 제외

1

본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.