문서 ID: 000086758 콘텐츠 형태: 문제 해결 마지막 검토일: 2021-03-01

I/O 레인에 12개의 핀이 모두 결합되어 있지 않을 때 외부 메모리 인터페이스 인텔® FPGA IP 더 적합한 컴파일 오류가 발생하는 이유는 무엇입니까?

환경

  • 인텔® Quartus® Prime Pro Edition
  • 인텔® Quartus® Prime Standard Edition
  • HPS 인텔® Arria® 10 FPGA IP용 외부 메모리 인터페이스
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    설명

    외부 메모리 인터페이스가 10개의 FPGA IP 또는 외부 메모리 인터페이스를 인텔 Arria 인텔 Cyclone 10GX FPGA® IP에® 연결되지 않은 FPGA I/O 핀이 포함된 I/O 레인에 DQ 그룹이 있는 경우 인텔® Quartus® Prime 소프트웨어에서 컴파일 오류가 발생할 수 있습니다.

    해결 방법

    이 문제를 해결하려면 12개의 핀이 모두 결합된 I/O 레인에 10GX FPGA IP DQ 그룹이 배치될 인텔® Cyclone® 10개의 FPGA IP 또는 외부 메모리 인터페이스를 인텔® Arria® 외부 메모리 인터페이스를 확인해야 합니다.

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 2 제품

    인텔® Cyclone® 10 GX FPGA
    인텔® Arria® 10 FPGA 및 SoC FPGA

    추가적 도움이 필요하십니까?

    지원팀 연락처

    보증 제외

    1

    본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.