문서 ID: 000086765 콘텐츠 형태: 문제 해결 마지막 검토일: 2018-03-15

인텔 Stratix 10 FPGA IBIS 모델의 사전 강조 설정이 항상 "ON"으로 바뀌는 이유는 무엇입니까?

환경

  • 인텔® Quartus® Prime Pro Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    설명

    인텔 Stratix DSSTL12, DPOD12, POD12 또는 SSTL12 출력 및 R 종료와 사전 강조 I/O 설정으로 생성되는 10개의 FPGA IBIS 모델은 I/O 설정에 관계없이 항상 사전 강조 "ON" 동작을 보여줍니다.

    이는 인텔® Quartus® Prime Pro Edition 소프트웨어 버전 17.1의 버그 때문입니다.

    해결 방법

    인텔® Quartus® Prime Pro Edition 소프트웨어 버전 17.1에 대한 이 문제를 해결하기 위해 패치를 사용할 수 있습니다. 다음 링크에서 패치 0.25를 다운로드하고 설치합니다.

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 1 제품

    인텔® Stratix® 10 FPGA 및 SoC FPGA

    추가적 도움이 필요하십니까?

    지원팀 연락처

    보증 제외

    1

    본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.