문서 ID: 000086766 콘텐츠 형태: 문제 해결 마지막 검토일: 2021-07-20

병렬 인터페이스용 PHY Lite의 캡처 스트로브 위상 시프트 설정이 90도로 고정되는 인텔 FPGA IP 이유는 무엇입니까?

환경

  • 인텔® Quartus® Prime Pro Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    설명

    인텔® Quartus® Prime Pro Edition 소프트웨어 버전 21.1의 문제로 인해 인텔® Agilex® 7 장치를 타겟팅할 때 PHY Lite for Parallel Interfaces 인텔 FPGA IP 대한 캡처 스트로브 위상 시프트 설정과 관련된 하드웨어 테스트 실패가 있을 수 있습니다. 캡처 스트로브 위상 이동 이 다음으로 설정되어 있을 때 하드웨어 테스트 실패가 관찰될 수 있습니다.

    - 150MHz 미만의 인터페이스 주파수에 대한 모든 값.

    - 150MHz 이상의 인터페이스 주파수에 대해 90도를 제외한 모든 값.

    이 오류로 인해 150MHz 미만의 인터페이스 주파수는 병렬 인터페이스용 PHY Lite 인텔 FPGA IP 지원되지 않습니다. 최소 인터페이스 주파수는 150 MHz여야 합니다.

    지원되는 인터페이스 주파수의 경우, GUI 인텔 FPGA IP 병렬 인터페이스용 PHY Lite에서 캡처 스트로브 위상 시프트 가 90도로 고정됩니다.

    해결 방법

    인텔® Quartus® Prime Pro Edition 소프트웨어 버전 21.1 이상에서는 90도 이외의 캡처 스트로브 위상 변속 값을 사용하여 동적 재구성을 사용하는 것이 좋습니다.

    자세한 내용은 병렬 인터페이스용 PHY Lite 인텔® FPGA IP 사용자 가이드, 동적 재구성 섹션 을 참조하십시오.

    인텔 Quartus® Prime Pro Edition 소프트웨어 버전 20.4 및 20.3의 경우 병렬 인터페이스용 PHY Lite 인텔 Agilex 7 FPGA® IP에 대한 하드웨어 지원이 활성화되어 있지 않습니다.

    추가 정보

    이 문제는 인텔® Quartus® Prime Pro Edition 소프트웨어 버전 21.3부터 해결됩니다.

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 1 제품

    인텔® Agilex™ FPGAs 및 SoC FPGAs

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.