설명
Quartus® Prime Standard Edition 소프트웨어 버전 18.1 이하의 문제로 인해 Modelsim 시뮬레이터에서 nativelink 시뮬레이션을 실행하는 경우 이 오류 메시지가 표시될 수 있습니다. 이는 설계에 FIFO IP가 있고 이 IP가 VHDL 시뮬레이션을 지원하지 않기 때문입니다.
해결 방법
이 문제를 해결하려면 출력 netlist의 형식을 VHDL에서 Verilog HDL로 변경합니다.
할당 -> 설정 -> Eda 도구 설정-> 시뮬레이션 -> 네이티브 링크 시뮬레이션을 실행하기 전에 출력 넷리스트에 대한 형식입니다.