Cyclone V SOC 및 Arria V SOC 장치에서 FPGA2SDRAM 브리지를 활성화하려면 어떻게 합니까?

HPS 브리지는 프리로더(SPL/MPL) 또는 U-부팅 및 경우에 따라 Linux에서 활성화할 수 있습니다.

FPGA2SDRAM 브리지 FPGA 포트 구성은 FPGA 로직에 포함되어 있으며 브리지가 활성화되기 전에 SDRAM 하위 시스템을 유휴 상태로 전환해야 하며 FPGA 포트 구성을 적용해야 합니다.

참고:

• SDRAM 하위 시스템은 활성 전환 시 데이터 손실을 방지하기 위해 유휴 상태여야 합니다(온칩 RAM에서 실행되는 HPS, 모든 주변 장치 비활성화)
• 새 FPGA 이미지가 로드되면 FPGA2SDRAM 포트 구성이 변경된 경우 FPGA 포트 구성을 다시 적용해야 합니다.

SOC EDS 13.1에서 생성된 프리로더(SPL) 및 U-boot는 추가 기능을 포함하고 HPS 브리지를 안전하게 활성화하는 기능을 구축합니다.

Preloader 또는 U-Boot에서 HPS FPGA2SDRAM 브리지를 활성화하려면 아래 단계를 따르십시오.

Preloader

• 프리로더가 FPGA 상태를 확인하고 FPGA 구성되면 QSYS/BSP에 구성된 브리지를 자동으로 활성화합니다.
  
• Preloader는 자동 브리지를 실행하기 전에 테스트 및 코드를 활성화하기 전에 FPGA 프로그래밍을 지원합니다.
  • https://rocketboards.org/foswiki/view/Documentation/GSRD131ProgrammingFPGA

U-부팅

• bridge_enable_handoff 명령은 U-boot 명령 프롬프트에서 실행하여 브리지를 활성화할 수 있습니다.
• 이 기능은 적절한 검사 후 모든 브리지를 활성화하기 전에 HPS 및 SDRAM을 안전한 상태로 만듭니다.
• "실행 bridge_enable_handoff"

HPS FPGA2SDRAM 브리지를 수동으로 활성화하기 위한 단계

• FPGA 패브릭을 프로그래밍해야 합니다.
• HPS SDRAM은 유휴 상태에 있어야 합니다(온칩 RAM에서 실행되는 HPS, 모든 주변 장치가 비활성화됨)
• FPGA2SDRAM FPGA 포트 구성은 sdr.ctrlgrp.staticcfg 레지스터 내에서 "applycfg" 비트를 설정하여 적용되어야 합니다.
• 브리지 제어 레지스터에 서면으로 브리지를 활성화할 수 있습니다.

참고:

• 동일한 FPGA2SDRAM 포트 구성을 사용하여 FPGA 이미지로 FPGA 다시 프로그래밍하는 경우 FPGA 포트 구성을 다시 적용할 필요가 없습니다.
• SDRAM 하위 시스템이 보장된 유휴 상태에 쉽게 들어갈 수 없기 때문에 Linux 내에서 FPGA2SDRAM 브리지를 처음 활성화하는 것은 지원되지 않습니다.

이 정보는 Cyclone V HPS 기술 참조 매뉴얼의 향후 릴리스에 포함됩니다.