문서 ID: 000086924 콘텐츠 형태: 문제 해결 마지막 검토일: 2017-08-29

Stratix 10 3V IO 뱅크에서 전압 수준이 다른 피터 오류는 왜 발생합니까?

환경

  • 인텔® Quartus® Prime Pro Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    설명

    다른 3V IO 은행에서 다른 IO 표준을 가진 IO가 제약을 받으면 다음 오류 메시지처럼 fitter가 실패했습니다.


    오류(175020): Fitter는 이 유형의 로직에 적합한 위치가 없기 때문에 영역(0, 12)에서 (0, 14) 로직 핀을 배치할 수 없습니다.
    오류(19261년): Signal xxx는 PCIe HIP에서 nPERST로 사용할 수 있는 이중 목적 핀인 위치로 제한되었습니다.  신호를 nPERST로 사용하는 경우 3V IO_STANDARD 선택하십시오.  PCIe를 사용하지 않고 이 핀에 비3V 표준을 의도적으로 사용하려는 경우 QSF 파일에 'set_instance_assignment -name USE_AS_3V_GPIO ON -to local_rstn'을 추가하십시오. 그렇지 않으면 이 신호를 다른 위치로 이동할 수 있습니다. (영향을 받는 위치 1개)

    해결 방법

    모든 3V IO 은행은 Stratix 10에 대해 동일한 전압으로 전원을 공급해야 합니다.

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 1 제품

    인텔® Stratix® 10 FPGA 및 SoC FPGA

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.